SEMICONDUCTOR CHIP AND MULTI-CHIP SEMICONDUCTOR MODULE

Patent Number:

JP8213427

Publication date:

1996-08-20

Inventor(s):

TAJIMA NAOYUKI

Applicant(s):

SHARP CORP

Requested Patent:

Application Number: JP19950019271 19950207

Priority Number(s):

IPC Classification:

H01L21/60; H01L21/321; H01L25/04; H01L25/18

EC Classification:

Equivalents:

JP3186941B2

Abstract

PURPOSE: To provide a multi-chip semiconductor module in which the mounting density per unit volume can be enhanced and which has excellent response characteristics, low cost, small restrictions in chip design and product design with repair of a defective chip.

CONSTITUTION: A semiconductor chip 16A is formed with a through hole 7 reaching the rear surface of an electrode pad 9 from the rear surface side of a substrate 1, and with a metal bump 10 protruding to the rear side via the hole 7 in contact with the rear surface of the pad 9. The chip 16A is provided in the state that stacked on another semiconductor chip 15A having an electrode pad 14 at the front side of a substrate 6. The metal bump 10 of the chip 16A is connected to the pad 14 of the chip 15A via an anisotropic conductive film 13 opposed to each other.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-213427

(43)公開日 平成8年(1996)8月20日


(51) Int.Cl. ⁶ H 0 1 L 21/60 21/321 25/04	識別記号 311 S	庁内整理番号	FΙ					技術表示箇所	
		9169-4M 9169-4M 審査請求	H01L 结果		OL	602 602 (全11	J	最終頁に続く	
(21)出願番号	特願平7-19271		(71)出願人	願人 000005049 シャープ株式会社 大阪府大阪市阿倍野区長れ				<u>b</u> 町22番22号	
(22)出願日	平成7年(1995)2	(72)発明者	大阪府入阪市内店当上へ、 (72)発明者 田島 直之 大阪府大阪市阿倍野区長池町2 ャープ株式会社内						
			(74)代理人		青山	葆	(外:	1名)	
			上海休干ジュール						


半導体チップおよびマルチチップ半導体モジュール (54)【発明の名称】

(57)【要約】

単位体積当たりの実装密度を高めることがで 【目的】 き、応答特性に優れ、不良チップのリペアを行うことが でき、コストを低減でき、かつチップ設計上および製品 設計上の制約を少なくすることができるマルチチップ半 導体モジュールを提供する。

【構成】 半導体チップ16Aは、基板1の裏面側から 電極パッド9の裏面に達する貫通穴7が形成され、電極 パッド9の裏面に接触し、貫通穴7を通して基板裏面側 に突出する金属パンプ10が設けられている。この半導 体チップ16Aを、基板6の表面側に電極パッド14を 有する別の半導体チップ15A上に積み重ねられた状態 で備える。半導体チップ16Aの金属バンプ10と、半 導体チップ15Aの電極パッド14とが、互いに対向し て異方性導電膜13を介して接続されている。





【特許請求の範囲】

【請求項1】 基板と、

この基板の表面側に設けられた複数の電極パッドを備

上記基板に、この基板の裏面側から上記電極パッドの少 なくとも1つには裏面に達する貫通穴が形成され、

上記電極パッドの上記裏面に接触し、上記貫通穴を通し て上記基板の裏面側に突出する金属バンプが設けられて いることを特徴とする半導体チップ。

【請求項2】 請求項1に記載の半導体チップにおい 10 て、

上記金属バンプの上記基板裏面側の露出面が、上記金属 バンプの材料よりも低融点の材料からなるメッキ層で覆 われていることを特徴とする半導体チップ。

【請求項3】 請求項1または2に記載の一の半導体チ ップを、基板の表面側に電極パッドを有する別の半導体 チップ上に積み重ねられた状態で備え、

上記一の半導体チップの裏面側の上記金属バンプと、上 記一の半導体チップの下側に存する半導体チップの表面 を介して接続されていることを特徴とするマルチチップ 半導体モジュール。

【請求項4】 請求項2に記載の一の半導体チップを、 基板の表面側に電極パッドを有する別の半導体チップ上 に積み重ねられた状態で備え、

上記金属バンプと上記電極パッドとが上記メッキ層を介 して接続されていることを特徴とするマルチチップ半導 体モジュール。

【請求項5】 請求項4に記載のマルチチップ半導体モ 記電極パッドの表面に、上記金属バンプのメッキ層の材 料と合金を形成し得る材料からなるメッキ層が設けられ ていることを特徴とするマルチチップ半導体モジュー IV.

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数の半導体チップ が積み重ねられた構造を持つマルチチップ半導体モジュ ールに関する。また、そのようなマルチチップ半導体モ ジュールを構成するのに用いられる半導体チップに関す 40 る.

【0002】なお、この発明のマルチチップ半導体モジ ュールは、半導体チップ同士が積層されている点で、1 枚のリードフレームの両面に半導体チップが配置された ようなデバイスとは異なる。また、この発明のマルチチ ップ半導体モジュールは、各半導体チップがウエハプロ セスによって個々のチップとして形成される点で、1枚 の半導体基板上に順次配線層や層間絶縁層を積層して構 成される所謂3次元IC(集積回路)とは異なる。

[0003]

2

【従来の技術】マルチチップ半導体モジュールは、半導 体チップを2次元的に配列したものと、半導体チップを 積み重ねて3次元的に配列したものと、それらを複合し た配置を取るものとに大別される。また、それぞれの半 導体チップの電極をどのような方式で接続するかによっ ても分類される。

【0004】2次元的配列のマルチチップ半導体モジュ ールとしては、例えば半導体チップの電極をプリント基 板にワイヤボンディングによって直接接続したCOB (チップ・オン・ポード) 方式のものが知られている。 このCOB方式は、メモリーカード等の比較的安価な民 生品に古くから使用されている。また、半導体チップを 一旦TAB(テープ・オートメイテッド・ポンディン グ) 方式によって実装し、そのリードをプリント基板や セラミック基板、シリコン基板に半田付けや合金接合に より接続したものも実用化されている。また、半導体チ ップの電極パッド上に半田や金、ニッケル銅などからな る金属パンプを形成し、プリント基板やセラミック基 板、シリコン基板にフェイスダウンボンディングして接 側の上記電極パッドとが、互いに対向して異方性導電膜 20 続したもの(フリップチップ方式)も知られている。こ のフリップチップ方式はコンピュータ用のデバイスから メモリーカード等の民生品に至るまで使用されている (特開昭63-42157等)。もちろん、これらの複 数の接続技術を組み合わせて実装したものも多い(特開 平04-44256等)。

【0005】3次元的配列のマルチチップ半導体モジュ ールとしては、①米国エヌ・チップ (n CHIP) 社が 開発した、サイズが大きい半導体チップ上にサイズが小 さい半導体チップを接着剤等を介して積み重ねて、上下 ジュールにおいて、上記下側に存する半導体チップの上 30 のチップの電極パッド同士をワイヤボンディングで接続 したものが有名である。また、②TCP(テープ・キャ リア・パッケージ)を積み重ねて、各TCPのリード同 士を接続したものもある(特開平01-309362、 平02-134859)。また、③半導体ウエハ上にス ルーホールを設けた半導体ウエハを重ねて、このスルー ホールを金属で埋め込んで各チップの電極同士を接続し たもの (特開昭63-213943) や、 ④半導体ウエ ハ上に、金属で埋め込んだスルーホールを持つ半導体ウ エハを重ねて、この金属で各チップの電極同士を接続し たものがある(特開平05-55454)。また、⑤こ れらのスルーホールの一部又は全部をトレンチ(溝)で 代用したものも提案されている(特開平05-4147 8、特開平05-198738)。

[0006]

【発明が解決しようとする課題】上記従来のマルチチッ プ半導体モジュールには次のような問題がある。

【0007】まず、2次元的配列のマルチチップ半導体 モジュールは、上記いずれの方式のものであっても単位 面積当たりの実装密度に限界がある。最も密度の上がる 50 フリップチップ方式のものにしても3次元的配列のもの

には及ばない。また、チップの電極につながる配線が平 面方向に延びて長くなるため、高周波に対する応答特性 が良くないという問題がある。

【0008】また、3次元的配列のマルチチップ半導体 モジュールのうち、半導体チップを積み重ねて、上下の チップの電極同士をワイヤボンディングで接続したもの (上記①) は、不良チップが存在した場合にワイヤを簡 単には取り除くことができず、不良チップのリペア(交 換等の作業)ができないという問題がある。また、ワイ ヤポンディングが可能な位置、すなわちチップ周辺に電 10 極パッドを形成する必要があるため、チップ設計上の制 約が大きくなる。また、ワイヤ接続本数が増えるにつれ て、実装時間が比較的長くなり、実装コストが高くなる という問題がある。

【0009】また、TCPを積み重ねて、各TCPのリ ード同士を接続したもの(上記②)は、不良チップのリ ペアは可能だが、各半導体チップを一旦TCPに実装す るため、実装密度が低くなり、かつ実装コストが高くつ くという問題がある。また、サイズの異なるTCPを複

【0010】また、半導体ウエハを重ねて、スルーホー ルやトレンチ内の金属によってチップの電極同士を接続 したもの (上記③, ④, ⑤) は、スルーホールやトレン チを金属で埋め込んでいるので、不良チップのリペアが できない。また、ウエハプロセスで積層構造が形成され るため、ウエハプロセスが複雑でチップコストが高くつ く。しかも、組立プロセスにおいて様々な種類の半導体 チップを組み合わせ得るという自由がなく、製品設計に 制約がある。

【0011】そこで、この発明の目的は、単位体積当た りの実装密度を高めることができ、応答特性に優れ、不 良チップのリペアを行うことができ、コストを低減で き、かつチップ設計上および製品設計上の制約を少なく することができるマルチチップ半導体モジュールを提供 することにある。また、そのようなマルチチップ半導体 モジュールを構成するのに適した半導体チップを提供す ることにある。

[0012]

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載の半導体チップは、基板と、この基 板の表面側に設けられた電極パッドを備え、上記基板 に、この基板の裏面側から上記電極パッドの裏面に達す る貫通穴が形成され、上記電極パッドの上記裏面に接触 し、上記貫通穴を通して上記基板の裏面側に突出する金 属バンブが設けられていることを特徴としている。

【0013】また、請求項2に記載の半導体チップは、 請求項1に記載の半導体チップにおいて、上記金属バン プの上記基板裏面側の露出面が、上記金属バンプの材料 とを特徴としている。

【0014】また、請求項3に記載のマルチチップ半導 体モジュールは、請求項1または2に記載の一の半導体 チップを、基板の表面側に電極パッドを有する別の半導 体チップ上に積み重ねられた状態で備え、上記一の半導 体チップの裏面側の上記金属バンプと、上記一の半導体 チップの下側に存する半導体チップの表面側の上記電極 パッドとが、互いに対向して異方性導電膜を介して接続 されていることを特徴としている。

【0015】また、請求項4に記載のマルチチップ半導 体モジュールは、請求項2に記載の一の半導体チップ を、基板の表面側に電極パッドを有する別の半導体チッ プ上に積み重ねられた状態で備え、上記金属バンプと上 記電極パッドとが上記メッキ層を介して接続されている ことを特徴としている。

【0016】また、請求項5に記載のマルチチップ半導 体モジュールは、請求項4に記載のマルチチップ半導体 モジュールにおいて、上記下側に存する半導体チップの 上記電極パッドの表面に、上記金属バンプのメッキ層の 数個重ねることが困難であり、製品設計上の制約が大き 20 材料と合金を形成し得る材料からなるメッキ層が設けら れていることを特徴としている。

[0017]

【作用】請求項1の半導体チップは、基板の表面側に電 極パッドを有するとともに、基板の裏面側に突出する金 属バンプを有している。したがって、例えばこの半導体 チップを、基板の表面側に電極パッドを有する別の半導 体チップ上に異方性導電膜を挟んで積み重ねることによ って、請求項3のようなマルチチップ半導体モジュール が簡単かつ容易に構成される。また、この半導体チップ 30 を複数積み重ねたものを、さらに基板の表面側に電極パ ッドを有する別の半導体チップや配線基板上に積み重ね ても良い。この他にも自由な組み合わせが可能である。 このように、この半導体チップによれば、様々な種類の マルチチップ半導体モジュールが簡単かつ容易に構成さ

【0018】請求項2の半導体チップは、上記金属バン プの上記基板裏面側の露出面が、上記金属バンプの材料 よりも低融点の材料からなるメッキ層で覆われている。 したがって、例えばこの半導体チップを、基板の表面側 に電極パッドを有する別の半導体チップ上に積み重ね、 上記メッキ層が溶融する温度に加熱することによって、 請求項4のようなマルチチップ半導体モジュールが簡単 かつ容易に構成される。また、この半導体チップを複数 積み重ねたものを、さらに基板の表面側に電極パッドを 有する別の半導体チップや配線基板上に積み重ねても良 い。この他にも自由な組み合わせが可能である。このよ うに、この半導体チップによれば、様々な種類のマルチ チップ半導体モジュールが簡単かつ容易に構成される。

【0019】請求項3のマルチチップ半導体モジュール よりも低融点の材料からなるメッキ層で覆われているこ 50 は、請求項1または請求項2の一の半導体チップと、別

の半導体チップとを積み重ねられた状態で備えているの で、半導体チップを2次元的に配列する場合や一旦TC Pに実装する場合に比して、単位体積当たりの実装密度 が高まる。また、金属バンプがチップの電極同士をつな ぐ配線となることから、平面方向に配線が設けられる場 合に比して配線の長さが短くなって、髙周波に対する応 答特性が良好になる。また、一の半導体チップの金属バ ンプと下側に存する半導体チップの電極パッドとの接続 は、接続に用いた異方性導電膜を溶解することによって 解除され得る。したがって、不良チップのリペアが容易 に行われる。また、積層構造がウエハプロセスではなく 組立プロセスで形成されるので、チップコストが低減さ れる。しかも、チップの電極同士が金属バンプによって 一括ポンディングされるので、実装時間が短くなる。ま た、このマルチチップ半導体モジュールは、半導体チッ プを一旦TCPに実装することなく、各半導体チップを 直接積み重ねて構成される。したがって、チップコスト とともに実装コストが低減される。また、ワイヤボンデ ィングを行わないので、電極パッドをチップ内の任意の 領域に設けて良く、チップ設計上の制約が少ない。しか も、組立プロセスにおいて様々な種類の半導体チップを 組み合わせ得るので、製品設計上の制約も少なくなる。

【0020】請求項4のマルチチップ半導体モジュール は、請求項2の一の半導体チップと、別の半導体チップ とを積み重ねられた状態で備えているので、半導体チッ プを2次元的に配列する場合や一旦TCPに実装する場 合に比して、単位体積当たりの実装密度が高まる。ま た、金属バンプがチップの電極同士をつなぐ配線となる ことから、平面方向に配線が設けられる場合に比して配 線の長さが短くなって、髙周波に対する応答特性が良好 になる。また、上記下側に存する半導体チップを裏面側 から加熱して、上記金属バンプを覆っているメッキ層を 溶融させることによって、上記一の半導体チップの金属 パンプと下側に存する半導体チップの電極パッドとの接 続が解除され得る。したがって、不良チップのリペアが 容易に行われる。また、積層構造がウエハプロセスでは なく組立プロセスで形成されるので、チップコストが低 減される。しかも、チップの電極同士が金属バンプによ って一括ポンディングされるので、実装時間が短くな る。また、このマルチチップ半導体モジュールは、半導 体チップを一旦TCPに実装することなく、各半導体チ ップを直接積み重ねて構成される。したがって、チップ コストとともに実装コストが低減される。また、ワイヤ ボンディングを行わないので、電極パッドをチップ内の 任意の領域に設けて良く、チップ設計上の制約が少な い。しかも、組立プロセスにおいて様々な種類の半導体 チップを組み合わせ得るので、製品設計上の制約も少な くなる。

【0021】請求項5のマルチチップ半導体モジュール は、上記下側に存する半導体チップの上記電極パッドの

表面に、上記金属バンプのメッキ層の材料と合金を形成 し得る材料からなるメッキ層が設けられている。したが って、組立時に、上記一の半導体チップの金属バンプの メッキ層と、上記下側に存する半導体チップの電極パッ ドのメッキ層とを接触させ、加熱もしくは加圧またはそ の両方を行うことによって容易に接続が行われる。

[0022]

【実施例】以下、この発明を実施例により詳細に説明す

【0023】まず、この発明の一実施例の半導体チップ について説明する。

【0024】図1は一実施例の半導体チップの作製過程 を示している。

【0025】 ①まず、同図(a)に示すように、厚み62 5μmのシリコン基板1の表面側に、CMOS(相補型 MOS) プロセスにより、図示しないMOSトランジス 夕等の能動素子を形成するとともに、Alからなる第1 メタル配線層2と、層間絶縁膜3と、第2メタル配線層 4と、保護膜5とを形成する。なお、9は第1メタル配 線層2の電極パッド部分を示し、41は第2メタル配線 層4の電極パッド部分を示している。

【0026】②次に、同図(b)に示すように、シリコン 基板1を所定の厚み、好ましくは厚み40μmになるま で研磨する。研磨方法としては、まず通常の裏面研磨装 **置(図示せず)により機械研磨を行って基板1の厚みが** 200μmになるまで研磨し、その後、基板1の表面側 をワックス90等で保護した状態で、基板1の裏面側を さらにKOH, NaOHもしくはフッ硝酸等を用いてケ ミカルエッチングする方法で行う。この際、チップのス クライプラインもエッチングしておけば、実装時にダイ シングする必要がない。

[0027] ③次に、基板1の裏面にフォトレジスト9 1をコートし、露光および現像を行って、フォトレジス ト91のうち電極パッド9に対応する部分を除去して開 口91aを形成する。しかる後、同図(c)に示すよう に、KOH, NaOHもしくはフッ硝酸等を用いて基板 1を選択的にエッチングして、基板1に、この基板の裏 面側から電極パッド9,9の裏面に達する貫通穴7,7 を形成する。このとき、貫通穴7,7は裏面側から表面 側へ向かって断面寸法が次第に小さくなるテーパー状に 仕上がる。ここで開口91aは、電極パッド9内に位置 するように形成すると、開口91aの面積は電極パッド 9 の面積よりも小さくなり、基板に対して垂直な貫通穴 を形成すると、後に形成する金属バンプの突出部の面積 も小さくなり、他のチップや配線基板等の電極との接触 面積も小さくなって、適切な接触抵抗が得られない恐れ がある。本発明では貫通穴の開口を電極パッド9の露出 部よりも面積を大きくして、接触部の面積を適正化でき る。また、貫通穴を垂直形状とすると、他の電極と金属 バンプとの接触面積を確保するためには電極パッド9の 面積を希望する接触面積と同程度以上としなければならず、微細化に適さないが、本発明のようにテーパー形状とすることで電極パッド9の面積を小さくできる。更に他のチップ等の電極と接続する際の加圧に対し、基板の厚さのばらつきや金属パンプの高さのばらつきにより特定の金属パンプに荷重が集中する場合も考えられるが、通常より高い荷重が加わった場合でも、貫通穴にテーパーを持つので電極9だけでなくテーパー面でも荷重を受けとめることになり、電極9へのダメージを緩和できる。

【0028】④次に、同図(d)に示すように、レジスト91を剥離して除去した後、CVD(化学気相成長)法等により、基板1の裏面にSiO₂、SiN等からなる絶縁膜8を全面(貫通穴7の内壁を含む)に形成する。この絶縁膜8はチップ裏面の保護膜となる。続いて、同図(e)に示すように、ドライエッチングにより、絶縁膜8のうち電極パッド9に対応する部分を除去して、電極パッド9の裏面を露出させる。

【0029】なお、基板1の裏面に保護膜を形成する方法として、基板1の裏面に感光性ポリイミド等の樹脂を 20コートし、露出および現像を行って、電極パッド9に対応する部分のみを除去する方法もある。

【0030】⑤次に、この状態の基板1を2nの無電解 メッキ液に浸漬して、電極パッド9の裏面に厚さ0.3 ~0.5 µmのZnメッキ(図示せず)を形成する。この 処理によりAl面の酸化膜を除去して、Znメッキ界面に 清浄なA1面を確保することができる。この後、同図(f) に示すように、この状態の基板1を温度90℃、ph4. 5のNi無電解メッキ液に2時間浸漬して、電極パッド 9の裏面に無電解Niメッキ10を成長させる。これに 30 より、電極パッド9の裏面に接触し、貫通穴7を通して 基板1の裏面側に10μmだけ突出したNiバンプ10を 形成することができる。さらに、Niバンプ10, 10 の露出面に、無電解Auメッキにより厚み 0.2 μmのAu メッキ層11,11を形成する。金属バンプとしてNi バンプを用いているが、他にも、配線として使用でき、 他の電極への接続時に変形を起こさない金属例えば金等 を使用することができる。

【0031】⑥最後に、基板1の表面側の保護用ワックス90を除去して、半導体チップ16を完成させる。こ 40の半導体チップ1の電気テストは、チップ裏面側のパンプ10,10(正確にはメッキ層11,11)にプローバを接触させて、通常のテスタにより行うことができる。

【0032】この半導体チップ16によれば、様々な種類のマルチチップ半導体モジュールを簡単かつ容易に構成することができる。

【0033】次に、この発明の一実施例のマルチチップ 半導体モジュールについて説明する。

【0034】図2(b)に示すように、このマルチチップ 50

半導体モジュール20Aは、半導体チップ16Aと、別の種類の半導体チップ15Aとを積み重ねられた状態で備えている。

【0035】半導体チップ16Aは図1(g)の半導体チップ16と同じものである。一方、半導体チップ15Aは、シリコン基板6の表面側に、図示しないMOSトランジスタ等の能動素子を形成するとともに、Alからなる電極パッド14,14は、半導体チップ16AのNiバンプ10,10と対応する位置に設けられている。基板6の表面のうち電極パッド14の周囲の部分は保護膜12で覆われている。

【0036】このマルチチップ半導体モジュール20A を組み立てる場合、図2(a)に示すように、まず半導体 チップ15Aの表面側に、熱硬化性樹脂を母材とする異 方性導電膜13を電極パッド14.14を覆うように仮 付けする。次に、ステージ99上に半導体チップ15A を載置し、その上方に半導体チップ16Aを移動させ る。そして、半導体チップ16Aの水平位置を微調整し て、半導体チップ16Aの裏面側に突出したNiバンプ 10, 10と半導体チップ15Aの電極パッド14, 1 4とが互いに対向する位置に位置決めする。続いて、半 導体チップ16Aを下方へ移動させて半導体チップ15 Aに押し付けて本圧着を行う。圧着条件は、例えば圧力 20kg/cm²、温度200℃、時間20秒とする。これ により、図2(b)に示すように、半導体チップ16Aの Niバンプ10、10と半導体チップ15Aの電極パッ ド14,14とが異方性導電膜13を介して接続され る。このようにして容易に組み立てが行われる。

【0037】組立完了後、半導体チップ15Aの外部電極パッド41,41にプローバを接触させて、電気テストを行う。テストの結果、いずれかの半導体チップが不良であることが判明した場合は、半導体チップ16Aと15Aの間にリペア用溶剤を注入して、異方性導電膜13を剥離して除去する。これにより、半導体チップ16Aの配がパンプ10,10と半導体チップ15Aの電極パッド14,14との間の接続が解除される。したがって、不良チップのリペアを容易に行うことができる。

【0038】また、このマルチチップ半導体モジュール20Aは、半導体チップ16A、15Aを積み重ねられた状態で備えているので、半導体チップを2次元的に配列する場合や一旦TCPに実装する場合に比して、単位体積当たりの実装密度を高めることができる。つまり、半導体チップ16Aは研磨によって厚み40 μ m程度になっているので、半導体チップ16A、15Aを重ね合わせた後の厚みもTCPを重ね合わせた構造のものよりかなり薄くすることができる。したがって、このマルチチップ半導体モジュールを実装して製品に用いた場合、製品を小型化することができる。

【0039】また、金属パンプ10がチップの電極14

同士をつなぐ配線となることから、平面方向に配線が設 けられる場合に比して配線の長さを短くでき、高周波に 対する応答特性を良くすることができる。

【0040】また、半導体チップ15A, 16Aの基板 材料はいずれもシリコンであるので、周囲温度が多少変 化したとしても、熱膨張、特に基板面方向の線膨張によ るチップ15A、16A間の歪みが生じにくい。したが って、異なる基板材料からなるチップを接続する場合に 比して接続の信頼性を高めることができる。

【0041】また、積層構造をウエハプロセスではなく 10 組立プロセスで形成するので、チップコストを低減でき る。しかも、組立プロセスで、チップの電極14同士が 金属パンプ10によって一括ボンディングされるので、 実装時間を短くすることができる。また、このマルチチ ップ半導体モジュール20Aは、半導体チップを一旦T CPに実装することなく、各半導体チップ16A, 15 Aを直接積み重ねて構成される。したがって、チップコ ストとともに実装コストを低減できる。

【0042】また、組立プロセスでワイヤボンディング を行わないので、電極パッド14をチップ内の任意の領 20 域に設けて良く、チップ設計上の制約が少ない。しか も、組立プロセスにおいて様々な半導体チップを組み合 わせ得るので、製品設計上の制約も少なくすることがで きる。

【0043】次に、上記マルチチップ半導体モジュール の変形例20Bについて説明する。

【0044】図3(b)に示すように、このマルチチッ プ半導体モジュール20Bは、半導体チップ16Bと、 別の種類の半導体チップ15Bとを積み重ねられた状態 で備えている。

【0045】半導体チップ16Bは、図1(g)の半導体 チップ16と略同等のものである。ただ、Niバンプ1 0, 10の露出面に、Auメッキ層11, 11に代え て、無電解半田メッキにより厚み5μmの半田メッキ層 11B. 11Bが形成されている点のみが異なってい る。

【0046】一方、半導体チップ15Bは、図2(b)中 に示した半導体チップ15Aと略同等のものである。A lからなる電極パッド14、14の表面に、それぞれTi uメッキ層18とが形成されている点のみが異なってい る。なお、17はA1層14上にTi/W層19, Au層 18を有する電極パッド全体を示している。

【0047】このマルチチップ半導体モジュール20B を組み立てる場合、図3(a)に示すように、温度280 ℃に保持されたステージ99上に半導体チップ15Bを 載置し、その上方に半導体チップ16Bを移動させる。 そして、半導体チップ16日の水平位置を微調整して、 半導体チップ16BのNiパンプ10、10と半導体チ 10

位置に位置決めする。続いて、半導体チップ16Bを下 方へ移動させて半導体チップ15B上に載置する。する と、図3(b)に示すように、Niバンプは変形せず、Ni パンプ10,10を覆う半田メッキ層11Bが溶融し て、半導体チップ16BのNiパンプ10,10と半導 体チップ15Bの電極パッド17、17とが半田11B を介して接続される。このようにして容易に組み立てが 行われる。

【0048】組立完了後、半導体チップ15Bの外部電 極パッド41,41にプローバを接触させて、電気テス トを行う。テストの結果、いずれかの半導体チップが不 良であることが判明した場合は、ステージ99を300 ℃に加熱して半田11Bを溶融させた状態で、半導体チ ップ16Bと半導体チップ15Bとを離間させる。これ により、不良チップのリペアを容易に行うことができ

【0049】また、このマルチチップ半導体モジュール 20 Bは、図2に示したマルチチップ半導体モジュール 20 Aと同様に、単位体積当たりの実装密度を高めるこ とができ、応答特性に優れ、コストを低減でき、かつチ ップ設計上および製品設計上の制約を少なくすることが できる。

【0050】図4は、1枚の大寸の半導体チップ15上 に3つの積層構造20A, 20B, 20Cを設けて構成 されたマルチチップ半導体モジュール20を示してい

【0051】ここで、半導体チップ15を構成するシリ コン基板6の表面には、積層構造20A, 20B, 20 Cを構成するのに用いられる電極パッド14に加えて、 最外周に電極パッド21,21が設けられている。

【0052】3つの積層構造のうち両側に設けられた積 層構造20A, 20Bは図2, 図3に示したものと同一 構造となっている。

【0053】中央に設けられた積層構造20Cは、シリ コン基板6上に積み重ねられた2つの半導体チップ16 E, 16Dを備えている。この領域では、シリコン基板 6の表面側に、Al層14, Ti/W層19およびAu層 20からなる電極パッド17,17が形成されている。 電極パッド17、17は半導体チップ16EのNiパン /Wからなるバリアメタル層19と、厚み0.5μ $_{
m m}$ のA 40 プ10,10と対応する位置に設けられている。半導体 チップ16日は図3中に示した半導体チップ16日と略 同等のものである。ただ、第2メタル配線層4上の保護 膜5に開口が設けられている点のみが異なっている。半 導体チップ16Dは、図1(g)の半導体チップ16と同 じものである。

【0054】この積層構造20Cを組み立てる場合、ま ず、半導体チップ16Eは、ステージ99上に半導体チ ップ16日を載置し、その上方に半導体チップ16Dを 移動させて、半導体チップ16DのNiパンプ10,1 ップ15Bの電極パッド17,17とが互いに対向する 50 0と半導体チップ16Eの電極パッド14,14とが互

いに対向する位置に位置決めする。続いて、半導体チッ プ16Dを下方へ移動させて半導体チップ16Eに押し 付けて熱圧着を行う。次に、積層された半導体チップ1 6 E. 16 Dを、半導体チップ16 EのNiバンプ1 0.10と基板6側の電極パッド17.17とが互いに 対向する位置に位置決めし、温度280℃に加熱された 基板6上に載置する。すると、半導体チップ16EのN iパンプ10、10を覆う半田メッキ層11Bが溶融し て、半導体チップ16EのNiパンプ10,10と基板 6の電極パッド17, 17とが半田11Bを介して接続 10 される。このようにして、この積層構造20℃は容易に 組み立てられる。

【0055】両側に設けられた積層構造20A,20B も既に述べたように容易に組み立てられる。したがっ て、このマルチチップ半導体モジュール20全体が容易 に組み立てられる。

【0056】組立完了後、各積層構造20A,20B, 20 Cについて、それぞれ上側に存する半導体チップ1 6A, 16B, 16Dの外部電極パッド41, 41にプ ローバを接触させて、電気テストを行う。テストの結 20 ィング方式によりワイヤ22によって接続されている。 果、積層構造20Aに不良チップが含まれていることが 判明した場合は、半導体チップ16Aと基板6との間に リペア用溶剤を注入して、異方性導電膜13を剥離して 除去する。これにより、半導体チップ16AのNiバン プ10.10と基板6の電極パッド14,14との間の 接続が解除される。また、積層構造20Bに不良チップ が含まれていることが判明した場合は、基板6を300 ℃に加熱して半田11Bを溶融させた状態で、半導体チ ップ16Bと基板6とを離間させる。また、積層構造2 は、同様に基板6を300℃に加熱して半田11Bを溶 融させた状態で、半導体チップ16D、16Eを積層状 態のまま基板6からを離間させる。これにより、不良チ ップのリペアを容易に行うことができる。

【0057】また、このマルチチップ半導体モジュール 20は、積層構造20A,20B単独の場合(図2,図 3) と同様に、単位体積当たりの実装密度を高めること ができ、応答特性に優れ、コストを低減でき、かつチッ プ設計上および製品設計上の制約が少なくすることがで

【0058】図5は、図4に示したマルチチップ半導体 モジュール20をトランスファモールドにより実装した 状態を示している。モジュール20は、半導体チップ1 5を下側にした状態で、リードフレーム24のヘッダ部 24 a に接続材 25 によって取り付けられている。半導 体チップ15の最外周電極パッド21と、リードフレー ム24のピン部24bとが、ワイヤボンディング方式に よりワイヤ22によって接続されている。そして、モジ ュール20およびリードフレーム24が、ピン部24a の先端を除いて、樹脂23によってモールドされてい 50 電極パッド17,17と接続する。このようにして、簡

【0059】図6は、図4に示したマルチチップ半導体 モジュール20をTCP (テープキャリアパッケージ) に実装した状態を示している。モジュール20として半 導体チップ15の最外周電極パッド21,21の表面に 予めAuバンプ29,29を設けたものが用いられてい る。この最外周電極パッド21、21は、Auパンプ2 9. 29を介して、ポリイミドフィルム27に取り付け られたCuリード26,26にシンプルポイントポンデ ィング方式により接続されている。そして、モジュール 20の積層構造側、すなわち半導体チップ15の表面側 が樹脂28によって封止されている。

12

【0060】図7は、図4に示したマルチチップ半導体 モジュール20をセラミックパッケージに実装した状態 を示している。モジュール20は、半導体チップ15を 下側にした状態で、パッケージの外囲器30内に接続材 25によって取り付けられている。半導体チップ15の 最外周電極パッド21と、図示しないインナーリード (アウターリード32につながる)とが、ワイヤボンデ そして、このパッケージは、外囲器30にガラス板31 を貼り付けることによって密封されている。

【0061】このように、この発明を適用したマルチチ ップ半導体モジュール20を用いて様々な製品を作製す ることができる。

【0062】図8は、マルチチップ半導体モジュール5 0をPWB (印刷回路基板) 51上にフェイスダウンボ ンディング方式により実装した例を示している。

【0063】このマルチチップ半導体モジュール50 OCに不良チップが含まれていることが判明した場合 30 は、図4に示したマルチチップ半導体モジュール20の 最下層の半導体チップ15に、裏面側に突出する金属バ ンプ10を設けたものである。すなわち、半導体チップ 15は、表面側の配線層の裏面に接触し、貫通穴を通し て基板6の裏面側に突出する複数のNiパンプ10を有 している。各Niバンプ10の基板裏面側の露出面は、 半田メッキ層11Bで覆われている。この半導体チップ 15上に積層された半導体チップ16A, 16B, 15 6 E, 16 Dは図4に示したものと同一である。

> 【0064】一方、PWB51の表面側には、上記半導 40 体チップ15のNiバンプ10に対応した位置に、Al 層、Ti/W層およびAu層からなる電極パッド17、1 7が形成されている。

【0065】実装は、ステージ上にPWB51を載置 し、マルチチップ半導体モジュール50を水平方向に移 動させて、半導体チップ15のNiバンプ10, 10, …とPWB51側の電極パッド17, 17とが互いに対 向する位置に位置決めし、PWB51上に載置する。そ して、リフローにより、半導体チップ15のNiバンプ 10, 10, …を、半田11Bを介してPWB51側の

単に実装を行うことができる。

【0066】実装完了後の電気テストによって、マルチ チップ半導体モジュール50に不良チップが含まれてい ることが判明した場合、上記マルチチップ半導体モジュ ール20と同様に、不良チップのリペアを容易に行うこ とができる。

【0067】また、このマルチチップ半導体モジュール 50は、単位体積当たりの実装密度を高めることがで き、応答特性に優れ、コストを低減でき、かつチップ設 計上および製品設計上の制約を少なくすることができ 10

【0068】なお、この実施例では、各半導体チップ金 属パンプ10の露出面のメッキ層をAullまたは半田 11Bとしたが、これに限られるものではなく、In, Suなどとしても良い。また、電極パッド14の最表面 のメッキ層をAu18としたが、これに限られるもので はなく、Zn, NiもしくはCuまたはこれらの組み合わ せとしても良い。

【0069】また、金属バンプ10を、質極パッド14 の裏面に接触し、貫通穴7を通して基板の裏面側に突出 20 するものとしたが、これに限られるものではない。金属 パンプを、貫通穴?側に設けるのではなく、電極パッド 14の表面側に上記基板の厚さ寸法を超える高さ寸法で 立設しても良い。例えば、そのような半導体チップを積 み重ねてマルチチップ半導体モジュールを構成する場 合、一の半導体チップの表面側に立設した金属バンプ を、この一の半導体チップの上側に存する別の半導体チ ップの貫通穴に嵌合し、上記一の半導体チップの金属バ ンプの先端を上記上側に存する半導体チップの電極パッ ドの裏面に接続する。このようにした場合、金属バンプ 30 を貫通穴側に設けた場合と同様に、単位体積当たりの実 装密度を高めることができ、応答特性に優れ、不良チッ プのリペアを行うことができ、コストを低減でき、かつ チップ設計上および製品設計上の制約を少なくすること ができる。

[0070]

【発明の効果】以上より明らかなように、請求項1の半 導体チップは、基板の表面側に電極パッドを有するとと もに、基板の裏面側に突出する金属パンプを有している ので、様々な種類のマルチチップ半導体モジュールを簡 40 単かつ容易に構成することができる。

【0071】また、請求項2の半導体チップは、上記金 属バンプの上記基板裏面側の露出面が、上記金属バンプ の材料よりも低融点の材料からなるメッキ層で覆われて いるので、上記メッキ層が溶融する温度に加熱すること によって、上記金属パッドと別の半導体チップの電極パ ッドとを接続でき、様々な種類のマルチチップ半導体モ ジュールを簡単かつ容易に構成することができる。

【0072】請求項3のマルチチップ半導体モジュール

14

の半導体チップとを積み重ねられた状態で備えているの で、半導体チップを2次元的に配列する場合や一旦TC Pに実装する場合に比して、単位体積当たりの実装密度 を高めることができる。また、金属バンプがチップの電 極同士をつなぐ配線となることから、平面方向に配線が 設けられる場合に比して配線の長さを短くでき、高周波 に対する応答特性を良くすることができる。また、一の 半導体チップの金属パンプと下側に存する半導体チップ の電極パッドとの接続は、接続に用いた異方性導電膜を 溶解することによって解除できるので、、不良チップの リペアを容易に行うことができる。また、積層構造がウ エハプロセスではなく組立プロセスで形成されるので、 チップコストを低減できる。しかも、チップの電極同士 が金属パンプによって一括ボンディングされるので、実 装時間を短くできる。また、このマルチチップ半導体モ ジュールは、半導体チップを一旦TCPに実装すること なく、各半導体チップを直接積み重ねて構成される。し たがって、チップコストとともに実装コストを低減でき る。また、ワイヤボンディングを行わないので、電極パ ッドをチップ内の任意の領域に設けて良く、チップ設計 上の制約を少なくすることができる。しかも、組立プロ セスにおいて様々な種類の半導体チップを組み合わせ得 るので、製品設計上の制約も少なく少なくすることがで きる。

【0073】請求項4のマルチチップ半導体モジュール は、請求項2の一の半導体チップと、別の半導体チップ とを積み重ねられた状態で備えているので、半導体チッ プを2次元的に配列する場合や一旦TCPに実装する場 合に比して、単位体積当たりの実装密度を高めることが できる。また、金属バンプがチップの電極同士をつなぐ 配線となることから、平面方向に配線が設けられる場合 に比して配線の長さを短くでき、高周波に対する応答特 性を良くすることができる。また、上記下側に存する半 導体チップを裏面側から加熱して、上記金属パンプを覆 っているメッキ層を溶融させることによって、上記一の 半導体チップの金属パンプと下側に存する半導体チップ の電極パッドとの接続を解除できるので、不良チップの リペアを容易に行うことができる。また、積層構造がウ エハプロセスではなく組立プロセスで形成されるので、 チップコストを低減できる。しかも、チップの電極同士 が金属バンプによって一括ポンディングされるので、実 装時間を短くできる。また、このマルチチップ半導体モ ジュールは、半導体チップを一旦TCPに実装すること なく、各半導体チップを直接組み合わせて構成される。 したがって、チップコストとともに実装コストを低減で きる。また、ワイヤボンディングを行わないので、電極 パッドをチップ内の任意の領域に設けて良く、チップ設 計上の制約を少なくすることができる。しかも、組立プ ロセスにおいて様々な種類の半導体チップを組み合わせ は、請求項1または請求項2の一の半導体チップと、別 50 得るので、製品設計上の制約も少なくすることができ

る。

【0074】請求項5のマルチチップ半導体モジュールは、上記下側に存する半導体チップの上記電極パッドの表面に、上記金属バンプのメッキ層の材料と合金を形成し得る材料からなるメッキ層が設けられているので、組立時に、上記一の半導体チップの金属バンプのメッキ層と、上記下側に存する半導体チップの電極パッドのメッキ層とを接触させ、加熱もしくは加圧またはその両方を行うことによって容易に接続を行うことができる。

【図面の簡単な説明】

【図1】 この発明の一実施例の半導体チップの作製過程を示す図である。

【図2】 この発明の一実施例のマルチチップ半導体モジュールの組立過程を示す図である。

【図3】 この発明の別の実施例のマルチチップ半導体 モジュールの組立過程を示す図である。

【図4】 この発明の別の実施例のマルチチップ半導体 モジュールを示す図である。

【図5】 図4のマルチチップ半導体モジュールをモー

16

ルドして実装した例を示す図である。

【図6】 図4のマルチチップ半導体モジュールをTC Pに実装した例を示す図である。

【図7】 図4のマルチチップ半導体モジュールをセラミックパッケージに実装した例を示す図である。

【図8】 この発明の別の実施例のマルチチップ半導体 モジュールをPWBに実装した例を示す図である。

【符号の説明】

1, 6 シリコン基板

10 7 貫通穴

(0)

9, 14, 17 電極パッド

10 Niパンプ


11, 18 Auメッキ層

11B 半田メッキ層


15,15A,15B,16,16A,16B,16D,16 E 半導体チップ

20, 20A, 20B, 50 マルチチップ半導体モジュール


【図1】




[図2]









【図4】




【図5】




[図6]



[図7]





フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 25/18

H01L 25/04

Z